Verilog 设计方法

设计方法:

采用自顶向下的设计方法,top-down,先定义顶层模块功能，然后将其分解为各个小模块细化，分支的开发，提高效率。